您需要打开设备的状态栏并在设备中添加状态。
将生成的bdf文件复制到目标项目文件夹的根目录，然后将其插入。
步骤1:在波形文件中选择目的端口。
第二步:选择左侧波形工具栏中的时钟图标。
第三步:在弹出的时钟中设置相应的参数，包括:时钟起始位置、时钟结束位置、时钟周期、时钟单位、占空比等。确认后点击确定。
第四步:设置好时钟后，可以看到目标端口的波形根据预设的参数自动生成相应的时钟序列。
第五步:时钟对话框中有一个offs
altera今天宣布发布quartusii软件版本13.1。通过大幅优化算法，增强并行处理，与上一版本相比，编译时间平均缩短30%，最高可达70%，进一步扩大了软件性能上的行业领先优势。该软件还包括最新的快速重新编译功能，适用于客户对alterastratixvfpga设计进行少量源代码更改。通过快速重编译的特性，客户可以重用之前的编译结果，从而保持性能，并且不需要前端设计划分，进一步缩短了50%的编译时间。软件和ip产品营销总监alexgrbic评论道:"quartusii软件之所以能够随着每一代fpga产品一起发展，源于从一开始就设计的优秀成熟的软件架构。借助quartusii最新软件的新功能和增强特性，高端fpga的编译时间比竞争产品快一倍，性能提升20%。"这个最新版本还增强了高级设计工具，扩展了quartusii软件的领先优势，因此客户提高了效率，并受益于altera设备的前沿功能。quartusii软件的13.1版本增强了其qsys系统集成工具、dspbuilder的基于模型的设计环境以及opencl的alterasdk。
